Power-saving control circuit of an electronic device and method of operation thereof

专利摘要:
Eine Strom sparende Steuerschaltung einer elektronischen Vorrichtung wird bereitgestellt. Die Strom sparende Steuerschaltung umfasst eine Stromsteuerschaltung, einen Oszillator, einen Taktimpulsgenerator, eine Reserveschaltung und ein Mehrfacheinschalt-Modul. Wenn die elektronische Vorrichtung in einen Strom sparenden Modus eintritt, hört der Oszillator auf, Oszillatortaktsignale zu erzeugen, und der Taktimpulsgenerator hört auf, Betriebstaktsignale zu erzeugen. Da digitale Taktsignale entweder durch die Oszillatortaktsignale oder die Betriebstaktsignale erzeugt werden, werden digitale Taktsignale ebenfalls angehalten. Weiterhin könnte der Strom zu dem Flash ROM der elektronischen Vorrichtung durch die Signale abgeschaltet werden, die von der Stromsteuerschaltung ebenfalls an den Oszillator, den Taktimpulsgenerator oder das Mehrfacheinschalt-Modul gesendet werden.A power saving control circuit of an electronic device is provided. The power saving control circuit includes a power control circuit, an oscillator, a clock generator, a backup circuit, and a multiple power-on module. When the electronic device enters a power saving mode, the oscillator stops generating oscillator clock signals and the clock generator ceases to generate operating clock signals. Since digital clock signals are generated by either the oscillator clock signals or the operating clock signals, digital clock signals are also stopped. Furthermore, the current to the flash ROM of the electronic device could be turned off by the signals that are also sent by the current control circuit to the oscillator, the clock generator or the multi-power module.
公开号:DE102004012487A1
申请号:DE102004012487
申请日:2004-03-15
公开日:2005-06-16
发明作者:Kobe Hsien-Tien Chou
申请人:Via Technologies Inc；
IPC主号:G06F12-00

专利说明:
[0001] DieseAnmeldung beansprucht die Prioritätsvorteile der schwebendenU. S. Anmeldung mit dem Titel „ANEW CHIP DESIGN",eingereicht am 31. Oktober 2003, Seriennr. 60/516,240. Die ganzeOffenbarung dieser Anmeldung ist durch Verweis hierin enthalten.Diese Anmeldung beansprucht ebenso den Prioritätsvorteil der taiwanesischenAnmeldung Seriennr. 93106005, eingereicht am B. März 2004.TheseRegistration claims the priority benefits of pendingU.S. Patent Application entitled "ANEW CHIP DESIGN ",filed on October 31, 2003, serial no. 60 / 516.240. The wholeDisclosure of this application is incorporated herein by reference.This application also claims the priority advantage of the TaiwaneseRegistration serial no. 93106005, filed March 8, 2004.
[0002] Dievorliegende Erfindung betrifft eine Strom sparende Steuerschaltungund ein Steuerverfahren. Insbesondere betrifft die vorliegende Erfindungeine Strom sparende Steuerschaltung einer elektronischen Vorrichtungund das Steuerverfahren davon.TheThe present invention relates to a power-saving control circuitand a control method. In particular, the present invention relatesa power-saving control circuit of an electronic deviceand the control method thereof.
[0003] 1 ist ein schematischesBlockdiagramm, das die Stromsteuerschaltung einer herkömmlichen elektronischenVorrichtung zeigt (zum Beispiel eine integrierte Schaltung odereine anwendungsspezifische integrierte Schaltung). Wie in 1 gezeigt besitzt die elektronischeVorrichtung eine Stromsteuerschaltung 101. Die Stromsteuerschaltung 101 empfängt eindigitales Taktsignal DCLK, um eine Taktimpuls-Generatorschaltung 103 zusteuern. Die Taktimpuls-Generatorschaltung 103 erzeugteine Vielzahl von Taktsignalen CLK1, CLK2, CLK3 und CLK4, die anverschiedene integrierte Haupt(principal)-Schaltungschips gesendet werden (zumBeispiel, digitale Schaltungen) 105, 107, 109 und 111.Wenn die elektronische Vorrichtung in einen Strom sparenden Moduseintritt (so wie ein Bereitschafts- oder ein Schlafmodus), steuertdie Stromsteuerschaltung 101 die Taktimpuls-Generatorschaltung 103,um das Senden der Taktsignale CLK1, CLK2, CLK3, CLK4 anzuhaltenbzw. zu beenden, so dass der Strom zu den IC-Chips zeitweilig abgeschaltetwird, um Strom zu sparen. 1 Fig. 10 is a schematic block diagram showing the power control circuit of a conventional electronic device (for example, an integrated circuit or an application specific integrated circuit). As in 1 As shown, the electronic device has a power control circuit 101 , The power control circuit 101 receives a digital clock signal DCLK to a clock pulse generator circuit 103 to control. The clock pulse generator circuit 103 generates a plurality of clock signals CLK1, CLK2, CLK3 and CLK4 which are sent to different main integrated circuit chips (for example, digital circuits) 105 . 107 . 109 and 111 , When the electronic device enters a power saving mode (such as a standby or a sleep mode), the power control circuit controls 101 the clock pulse generator circuit 103 to stop sending the clock signals CLK1, CLK2, CLK3, CLK4, so that the power to the IC chips is temporarily turned off to save power.
[0004] DieherkömmlicheStromsteuerschaltung weist noch einige wenige Nachteile auf. Wenndie elektronische Vorrichtung in einen Bereitschafts- oder Schlafmoduseintritt, kann der Strom zu den IC-Chips nur abgeschaltet werden,indem alle Taktsignale angehalten werden, die zu den IC-Chips gehen.Weiterhin muss der Strom an die Stromsteuerschaltung 101 aufrechterhaltenwerden, da die Stromsteuerschaltung 101 immer noch externeSignale empfangen muss, und das digitale Taktsignal DCLK kann nichtfür nureinen Moment angehalten werden. Daher wird jede weitere Verringerungdes Stroms verhindert.The conventional power control circuit still has a few disadvantages. When the electronic device enters a standby or sleep mode, power to the IC chips can only be turned off by stopping all clock signals going to the IC chips. Furthermore, the power must go to the power control circuit 101 be maintained because the power control circuit 101 must still receive external signals, and the digital clock signal DCLK can not be stopped for just a moment. Therefore, any further reduction of the current is prevented.
[0005] Zusätzlich weisendie meisten herkömmlichenelektronischen Vorrichtungen zusätzlicheSpeichereinheiten auf, um den Betrieb verschiedener IC-Chips nebenden normalen Schaltungen zu unterstützen (digital oder analog).Jedoch weist nur Static Random Access RAM eine automatische Stromabschalt-Auslegungauf, um den Strom ausschließlich selbsttätig abzuschalten.Andere Arten von Speichern umfassend den Flash ROM haben keine selbstschaltendeAuslegung, so dass diese Vorrichtungen mit der Hilfe einer externenSteuerschaltung abgeschaltet werden müssen. Daher muss, im Gegensatzzu den IC-Chips, die durch die Taktsignalschaltungen wie in 1 gezeigt gesteuert werden können, einespezielle Schaltung innerhalb der Stromsteuerschaltung platziertwerden, um die Speichereinheiten zu steuern. Mit anderen Worten,eine komplizierte Schaltungsauslegung muss eingeführt unddie Herstellungskosten erhöhtwerden.In addition, most conventional electronic devices have additional memory units to support the operation of various IC chips in addition to the normal circuits (digital or analog). However, only static random access RAM has an automatic power-off design to turn off the power only on its own. Other types of memories comprising the flash ROM have no self-switching design, so these devices must be shut down with the aid of an external control circuit. Therefore, unlike the IC chips used by the clock signal circuits as in 1 can be shown, a special circuit placed within the power control circuit to control the memory units. In other words, a complicated circuit design must be introduced and the manufacturing cost increased.
[0006] Demgemäß stelltdie vorliegende Erfindung eine elektronische Vorrichtung bereit,die eine Strom sparende Steuerschaltung aufweist, so dass die elektronischeVorrichtung als in einem vollständigen Ausschaltzustandbefindlich angesehen werden kann, wenn die elektronische Vorrichtungsich in einem Strom sparenden Modus befindet. Weiterhin ist keinespezielle Schaltung zum Abschalten von Speichervorrichtungen erforderlich,da die Schaltung zum Abschalten verschiedener IC-Chips verwendetwerden kann, um die Speichervorrichtungen abzuschalten.Accordingly, presentsthe present invention provides an electronic devicehaving a power-saving control circuit, so that the electronicDevice than in a complete off statecan be viewed when the electronic deviceis in a power-saving mode. Furthermore, nospecial circuit for switching off storage devices required,because the circuit uses to shut down different IC chipscan be to turn off the storage devices.
[0007] Dievorliegende Erfindung stellt eine Strom sparende Steuerschaltungfür eineelektronische Vorrichtung bereit. Die elektronische Vorrichtungbesitzt eine interne digitale Schaltung. Die Strom sparende Steuerschaltungweist eine Stromsteuerschaltung, einen Oszillator, einen Taktimpulsgeneratorund ein Mehrfacheinschalt(multi-enable)-Modul auf. Die Stromsteuerschaltungwird nicht durch ein Taktsignal aktiviert. Weiterhin stellt dieStromsteuerschaltung ein Oszillatorstromsignal zu dem Oszillator,ein Taktstromsignal zu dem Taktimpulsgenerator und ein digitalesStromsignal zu dem Mehrfacheinschalt-Modul bereit, um deren jeweiligeAktivierung oder Abschaltung zu steuern. Der Strom zu dem Oszillatorund dem Taktimpulsgenerator wird abgeschaltet basierend auf demOszillatorstromsignal und dem Taktstromsignal. Zusätzlich stelltder Oszillator ein Oszillatortaktsignal an den Taktimpulsgeneratorbereit, so dass der Taktimpulsgenerator ein Betriebstaktsignal basierendauf dem Oszillatortaktsignal erzeugen kann. Das Mehrfacheinschalt-Modulverwendet ein Wählsignal,um zwischen dem Betriebstaktsignal oder dem Oszillatortaktsignalzu wählen,um das digitale Taktsignal zu erzeugen. Das digitale Taktsignal wirdan die digitale Schaltung gesendet basierend auf dem digitalen Stromsignal.Ein extern erzeugtes Signal wird verwendet, um die Stromsteuerschaltung aufzuwecken.Weiterhin wird der Anteil der digitalen Schaltungen, die nach demAbschalten des Taktsignals nicht angehalten werden können, alseine Reserveschaltung beiseite gelegt bzw. vorgesehen und insbesonderemit dem Oszillator zum Empfangen des Oszillatortaktsignals gekoppelt.Zusätzlichkann die Stromsteuerschaltung mindestens eins von dem Oszillatorstromsignal,dem Taktstromsignal oder dem digitalen Stromsignal an einen Speicher(so wie ein Flash ROM) übertragen,das in Reihe mit der digitalen Schaltung arbeitet. Daher kann derBetrieb oder die Abschaltung des Speichers durch die Stromsteuerschaltunggesteuert werden. In der vorliegenden Erfindung kann das Mehrfacheinschalt-Modulunter Verwendung eines Multiplexers und eines AND-Gatters konstruiertwerden.The present invention provides a power saving control circuit for an electronic device. The electronic device has an internal digital circuit. The power-saving control circuit comprises a power control circuit, an oscillator, a clock pulse generator and a multi-enable module. The power control circuit is not activated by a clock signal. Furthermore, the current control circuit provides an oscillator current signal to the oscillator, a clock current signal to the clock pulse generator, and a digital current signal to the multiple on module to control their respective activation or deactivation. The current to the oscillator and the clock generator is turned off based on the oscillator current signal and the clock current signal. In addition, the oscillator provides an oscillator clock signal to the clock pulse generator so that the clock generator can generate an operating clock signal based on the oscillator clock signal. The multi-power module uses a Select signal to select between the operating clock signal or the oscillator clock signal to generate the digital clock signal. The digital clock signal is sent to the digital circuit based on the digital current signal. An externally generated signal is used to wake up the power control circuit. Furthermore, the portion of the digital circuits which can not be stopped after the clock signal is turned off is set aside as a spare circuit and, in particular, coupled to the oscillator for receiving the oscillator clock signal. In addition, the current control circuit may transmit at least one of the oscillator current signal, the clock current signal, and the digital current signal to a memory (such as a flash ROM) that operates in series with the digital circuit. Therefore, the operation or the shutdown of the memory can be controlled by the current control circuit. In the present invention, the multi-turn-on module can be constructed using a multiplexer and an AND gate.
[0008] Dievorliegende Erfindung stellt ebenso eine alternative Strom sparendeSteuerschaltung füreine elektronische Vorrichtung bereit. Die elektronische Vorrichtungweist eine interne digitale Schaltung auf. Die Strom sparende Steuerschaltungweist einen Oszillator, einen Taktimpulsgenerator, einen Frequenzteilerund einen Multiplexer auf. Der Oszillator stellt ein Oszillatortaktsignalzu dem Frequenzteiler und zu dem Taktimpulsgenerator bereit. DerTaktimpulsgenerator stellt basierend auf dem Oszillatortaktsignal einBetriebstaktsignal bereit. Der Frequenzteiler teilt die Frequenzdes empfangenen Oszillatortaktsignals durch N (eine positive ganzeZahl), um ein frequenzgeteiltes Taktsignal zu erzeugen. Der Multiplexer wählt dasOszillatortaktsignal, das Betriebstaktsignal oder das frequenzgeteileTaktsignal basierend auf einem Wahlsignal, um ein digitales Taktsignalfür diedigitale Schaltung zu erzeugen. Zusätzlich kann der Multiplexeroder die digitale Schaltung ein Signal an einen Speicher (so wieeinen Flash ROM) übertragen,der in Reihe mit der digitalen Schaltung arbeitet, um den Betrieboder die Abschaltung des Speichers zu steuern.Thepresent invention also provides an alternative power savingControl circuit foran electronic device ready. The electronic devicehas an internal digital circuit. The power-saving control circuithas an oscillator, a clock pulse generator, a frequency dividerand a multiplexer. The oscillator provides an oscillator clock signalto the frequency divider and the clock pulse generator. Of theClock generator sets based on the oscillator clock signalOperating clock signal ready. The frequency divider divides the frequencyof the received oscillator clock signal by N (a positive integer)Number) to generate a frequency divided clock signal. The multiplexer chooses thatOscillator clock signal, the operating clock signal or the frequency componentClock signal based on a selection signal to a digital clock signalfor theto generate digital circuitry. In addition, the multiplexeror the digital circuit sends a signal to a memory (such asa flash ROM),which works in series with the digital circuit to operateor to control the shutdown of the memory.
[0009] Dievorliegende Erfindung stellt ebenso ein Verfahren zum Verringerndes Stromverbrauchs einer elektronischen Vorrichtung bereit. Dieelektronische Vorrichtung weist eine digitale Schaltung auf, dieim normalen Betrieb digitale Taktsignale empfängt. Bei normalem Betrieb verwendetdie elektronische Vorrichtung ein Betriebstaktsignal, um das digitaleTaktsignal zu erzeugen. Das Strom sparende Verfahren umfasst mindestendie Verwendung eines Oszillatortaktsignals anstelle des Betriebstaktsignals, umdas digitale Taktsignal zu erzeugen. Das Betriebstaktsignal besitzteine Frequenz, die höherist als das Oszillatortaktsignal. Ein Taktstromsignal wird aktiviert,um die Erzeugung des Betriebstaktsignals anzuhalten. Danach wirdein digitales Stromsignal aktiviert, um die Erzeugung des digitalenTaktsignals anzuhalten. Sicherlich bzw. irgendwann wird ein äußeres Ereignisdas Oszillatortaktsignal reaktivieren, so dass die elektronischeVorrichtung zu einem normalen Betrieb zurückkehrt. Weiterhin kann das Aktivierungssignalebenfalls an einen Speicher übertragenwerden, der in Reihe mit der digitalen Schaltung arbeitet, so dassder Strom zu dem Speicher abgeschaltet wird, wenn die Erzeugungdes digitalen Taktsignals anhält.Zusätzlichkann der Anteil der digitalen Schaltungen, die für einen normalen Betrieb einenkontinuierlichen Empfang eines digitalen Taktsignals verlangen,als eine unabhängigeReserveschaltung vorgesehen werden. Daher wird das Abschalten desdigitalen Taktsignals, währenddas Oszillatortaktsignal aufrechterhalten wird, die digitale Schaltungabschalten, ohne den Betrieb der Reserveschaltung zu beenden.TheThe present invention also provides a method for reducingpower consumption of an electronic device. Theelectronic device comprises a digital circuit whichreceives digital clock signals during normal operation. Used in normal operationthe electronic device is an operating clock signal to the digitalTo generate clock signal. The power-saving process includes at leastthe use of an oscillator clock signal instead of the operating clock signalto generate the digital clock signal. The operating clock signal hasa frequency higheris as the oscillator clock signal. A clock signal is activated,to stop the generation of the operating clock signal. After that willa digital current signal activates the generation of the digitalStop the clock signal. Certainly or sometime will be an external eventreactivate the oscillator clock signal, so that the electronicDevice returns to normal operation. Furthermore, the activation signalalso transferred to a memorythat works in series with the digital circuit, so thatthe power to the memory is turned off when the generationof the digital clock signal.additionallyThe percentage of digital circuits that can be used for normal operationrequire continuous reception of a digital clock signal,as an independent oneReserve circuit can be provided. Therefore, turning off thedigital clock signal whilethe oscillator clock signal is maintained, the digital circuitswitch off without terminating the operation of the reserve circuit.
[0010] Dievorliegende Erfindung stellt ebenso ein alternatives Verfahren zumVerringern des Stromsverbrauchs einer elektronischen Vorrichtungbereit. Die elektronische Vorrichtung weist eine digitale Schaltungauf, die beim normalen Betrieb digitale Taktsignale empfängt. Beimnormalen Betrieb verwendet die elektronische Vorrichtung ein Betriebstaktsignal,um das digitale Taktsignal zu erzeugen. Das Strom sparende Verfahrenumfasst mindestens, die Frequenz eines Oszillatortaktsignals durch N(eine positive ganze Zahl) zu teilen, um ein frequenzgeteiltes Taktsignalzu erzeugen. Das Oszillatortaktsignal besitzt eine Frequenz, dieniedriger als die des Betriebstaktsignals ist. Entsprechend dem Betriebder elektronischen Vorrichtung wird entweder das Betriebstaktsignaloder das frequenzgeteilte Taktsignal verwendet, um das digitaleTaktsignal für diedigitale Schaltung zu erzeugen. Selbstverständlich könnte ein äußeres Ereignis das Oszillatortaktsignalreaktivieren, so dass die elektronische Vorrichtung zu einem normalenBetrieb zurückkehrt.Weiterhin kann, wenn die elektronische Vorrichtung einen Speicher(so wie einen Flash ROM) enthält,ein Signal basierend auf dem frequenzgeteilten Taktsignal übertragenwerden, um den Speicherstrom abzuschalten.TheThe present invention also provides an alternative method toReduce the power consumption of an electronic deviceready. The electronic device has a digital circuitwhich receives digital clock signals during normal operation. At thenormal operation, the electronic device uses an operating clock signal,to generate the digital clock signal. The power-saving processcomprises at least the frequency of an oscillator clock signal by N(a positive integer) to divide a frequency-divided clock signalto create. The oscillator clock signal has a frequency thatlower than that of the operating clock signal. According to the operationthe electronic device becomes either the operating clock signalor the frequency-divided clock signal used to make the digitalClock signal for theto generate digital circuitry. Of course, an external event could be the oscillator clock signalreactivate, so that the electronic device to a normalOperation returns.Furthermore, when the electronic device has a memorycontains (such as a flash ROM),transmit a signal based on the frequency-divided clock signalto turn off the memory current.
[0011] InKürze,die Stromsteuerschaltung gemäß der vorliegendenErfindung ist keine durch ein Taktsignal aktivierte Schaltung. Daherkann die Stromsteuerschaltung die Erzeugung des digitalen Taktsignals anhaltenbzw. beenden, wenn die elektronische Vorrichtung sich in einem Stromsparenden Modus befindet, so dass mehr elektrischer Strom eingespartwerden kann. Weiterhin könnenSchaltungen innerhalb der elektronischen Vorrichtung, die in demStrom sparenden Modus nicht abgeschaltet werden können (zumBeispiel die Auffrisch-Vorgängevon Dynamic Random Access Memory (DRAM)), als eine unabhängige Reserveschaltungvorgesehen oder speziell eingestellt werden, um ein Taktsignal mitniedrigerer Frequenz direkt von der digitalen Schaltung zu empfangen.So oder so wird einige Stromenergie eingespart.In short, the current control circuit according to the present invention is not a clock-activated circuit. Therefore, the power control circuit can stop generating the digital clock signal when the electronic device is in a power-saving mode, so that more electric power can be saved. Furthermore, circuits within the electronic device that can not be turned off in the power-saving mode (for example, the dynamic random access memory (DRAM) refresh operations) may be used as an independent device pending backup circuit or specifically set to receive a clock signal of lower frequency directly from the digital circuit. Either way, some electricity is saved.
[0012] Zusätzlich kanndas Signal zum Abschalten der digitalen Schaltung in dem Strom sparendenModus direkt verwendet werden, um Speicherstrom abzuschalten undein höheresStromeffizienzniveau zu erreichen.In addition, canthe signal to turn off the digital circuit in the power-savingMode can be used directly to shut off memory power anda higher oneTo reach the level of electricity efficiency.
[0013] Essoll verstanden werden, dass sowohl die vorhergehende allgemeineBeschreibung als auch die folgende detaillierte Beschreibung beispielhaft sind,und dazu gedacht sind, eine weitere Erklärung der beanspruchten Erfindungbereitzustellen.ItIt should be understood that both the preceding generalDescription as well as the following detailed description are exemplary,and are intended to provide a further explanation of the claimed inventionprovide.
[0014] Diebegleitende Zeichnung ist enthalten, um ein weiteres Verständnis derErfindung bereitzustellen, und ist enthalten in und bildet einenTeil dieser Beschreibung. Die folgende Zeichnung stellt Ausführungsformender Erfindung dar und dient zusammen mit der Beschreibung dazu,die Prinzipien der Erfindung zu erläutern.Theaccompanying drawing is included to further understand theTo provide invention, and is contained in and forms aPart of this description. The following drawing illustrates embodimentsof the invention and, together with the description,to explain the principles of the invention.
[0015] 1 istein schematisches Blockdiagramm, das die Stromsteuerschaltung einerherkömmlichen CompactDisc-Vorrichtung zeigt. 1 Fig. 10 is a schematic block diagram showing the power control circuit of a conventional compact disc apparatus.
[0016] 2 istein schematisches Blockdiagramm, das eine Strom sparende Steuerschaltunginnerhalb einer elektronischen Vorrichtung gemäß einer bevorzugten Ausführungsformder vorliegenden Erfindung zeigt. 2 Fig. 10 is a schematic block diagram showing a power-saving control circuit within an electronic device according to a preferred embodiment of the present invention.
[0017] 3A istein Flussdiagramm, das die Schritte zum Sparen von Energie in einerelektronischen Vorrichtung gemäß einerbevorzugten Ausführungsformder vorliegenden Erfindung zeigt. 3A FIG. 10 is a flowchart showing the steps for saving energy in an electronic device according to a preferred embodiment of the present invention. FIG.
[0018] 3B istein Flussdiagramm, das ergänzendeSchritte zum Sparen von Energie in einer elektronischen Vorrichtunggemäß einerbevorzugten Ausführungsformder vorliegenden Erfindung zeigt. 3B FIG. 10 is a flowchart showing supplemental steps for saving energy in an electronic device according to a preferred embodiment of the present invention.
[0019] 3C istein Flussdiagramm, das die Schritte zum Zurückführen einer elektronischen Vorrichtungin einem Strom sparenden Modus in einen normalen Betriebsmodus gemäß einerbevorzugten Ausführungsformder vorliegenden Erfindung zeigt. 3C FIG. 10 is a flowchart showing the steps for returning an electronic device in a power-saving mode to a normal operating mode according to a preferred embodiment of the present invention. FIG.
[0020] 3D istein Flussdiagramm, das alternative Schritte zum Zurückführen einerelektronischen Vorrichtung in einem Strom sparenden Modus in einennormalen Betriebsmodus gemäß einerbevorzugten Ausführungsformder vorliegenden Erfindung zeigt. 3D FIG. 10 is a flowchart showing alternative steps for returning an electronic device in a power-saving mode to a normal operating mode in accordance with a preferred embodiment of the present invention. FIG.
[0021] 4A istein Blockdiagramm einer Strom sparenden Steuerschaltung einer elektronischen Vorrichtunggemäß eineranderen bevorzugten Ausführungsformder vorliegenden Erfindung zeigt. 4A Fig. 10 is a block diagram of a power-saving control circuit of an electronic device according to another preferred embodiment of the present invention.
[0022] 4B istein Blockdiagramm eines Mikroprogramm-Moduls gemäß einer anderen bevorzugtenAusführungsformder vorliegenden Erfindung. 4B Fig. 10 is a block diagram of a microprogram module according to another preferred embodiment of the present invention.
[0023] 5A istein Flussdiagramm, das die Schritte zum Sparen von Energie in einerelektronischen Vorrichtung gemäß eineranderen bevorzugten Ausführungsformder vorliegenden Erfindung zeigt. 5A FIG. 10 is a flowchart showing the steps for saving energy in an electronic device according to another preferred embodiment of the present invention.
[0024] 5B istein Flussdiagramm, das die Schritte zum Zurückführen einer elektronischen Vorrichtungin einem Strom sparenden Modus in einen normalen Betriebsmodus gemäß eineranderen bevorzugten Ausführungsformder vorliegenden Erfindung zeigt. 5B FIG. 10 is a flowchart showing the steps for returning an electronic device in a power-saving mode to a normal operation mode according to another preferred embodiment of the present invention. FIG.
[0025] 6A istein Diagramm, das verschiedene Zeit- bzw. Taktsignale einer Stromsparenden Steuerschaltung innerhalb einer Compact Disc-Vorrichtung gemäß einerbevorzugten Ausführungsformder vorliegende Erfindung zeigt. 6A Fig. 10 is a diagram showing various timing signals of a power-saving control circuit within a compact disc device according to a preferred embodiment of the present invention.
[0026] 6B istein Diagramm, das verschiedene Taktsignale einer alternativen Stromsparenden Steuerschaltung innerhalb einer Compact Disc-Vorrichtunggemäß einerbevorzugten Ausführungsformder vorliegenden Erfindung zeigt. 6B Figure 4 is a diagram showing various clock signals of an alternative power-saving control circuit within a compact disc device according to a preferred embodiment of the present invention.
[0027] 6C istein Diagramm, das verschiedene Taktsignale einer alternativen Stromsparenden Steuerschaltung innerhalb einer Compact Disc-Vorrichtunggemäß eineralternativen Ausführungsformder vorliegenden Erfindung zeigt. 6C Figure 4 is a diagram showing various clock signals of an alternative power-saving control circuit within a compact disc device according to an alternative embodiment of the present invention.
[0028] Eswird nun im Detail Bezug genommen auf die vorliegenden bevorzugtenAusführungsformen derErfindung, von denen Beispiele in der begleitenden Zeichnung dargestelltsind. Wo immer möglich werdendie gleichen Bezugsziffern in der Zeichnung und der Beschreibungverwendet, um sich auf die gleichen oder ähnliche Teile zu beziehen.ItReference will now be made in detail to the present preferredEmbodiments ofInvention, examples of which are illustrated in the accompanying drawingsare. Wherever possiblethe same reference numbers in the drawing and the descriptionused to refer to the same or similar parts.
[0029] 2 istein schematisches Blockdiagramm, das eine Strom sparende Steuerschaltunginnerhalb einer elektronischen Vorrichtung gemäß einer bevorzugten Ausführungsformder vorliegenden Erfindung zeigt. Wie in 2 gezeigtumfasst die Strom sparende Steuerschaltung eine Stromsteuerschaltung 201,einen Oszillator (OSC) 203, einen Taktimpulsgenerator 205,eine Reserveschaltung 207 und ein Mehrfacheinschalt-Modul 210.Die Stromsteuerschaltung 201 überträgt Signale an den Oszillator (OSC) 203 undden Taktimpulsgenerator 205. Wenn die elektronische Vorrichtungeinen Flash ROM 223 umfasst, werden Signale ebenso an denFlash ROM 223 übertragen(zum Beispiel den Chip-Wahlanschluss CS des Flash ROMs). Die Stromsteuerschaltung 201 kannein Signal (zum Beispiel durch einen Inverter 21) an dasMehrfacheinschalt-Modul 210 übertragen. Die Reserveschaltung 207,die einen Teil der Schaltungen innerhalb der digitalen Schaltung 221 enthält, derenBetrieb nicht angehalten werden kann, wie solche, die im Schlafmodusnicht angehalten werden können,ist mit einer digitalen Schaltung 221 gekoppelt. Weiterhinweist die Stromsteuerschaltung 201 ebenso einen Anschlusszum Erfassen äußerer Ereignisseauf, so dass die elektronische Vorrichtung aus dem Strom sparendenModus aufwachen kann. 2 Fig. 10 is a schematic block diagram showing a power-saving control circuit within an electronic device according to a preferred embodiment of the present invention. As in 2 As shown, the power-saving control circuit includes a power control circuit 201 , an Oscillator (OSC) 203 , a clock pulse erator 205 , a reserve circuit 207 and a multiple power-on module 210 , The power control circuit 201 transmits signals to the oscillator (OSC) 203 and the clock pulse generator 205 , If the electronic device has a flash ROM 223 signals are also sent to the flash ROM 223 transferred (for example, the chip selection port CS of the flash ROM). The power control circuit 201 can be a signal (for example, by an inverter 21 ) to the multiple power-on module 210 transfer. The reserve circuit 207 that are part of the circuits within the digital circuit 221 contains, whose operation can not be stopped, such as those that can not be stopped in sleep mode is with a digital circuit 221 coupled. Furthermore, the power control circuit 201 also a terminal for detecting external events so that the electronic device can wake up from the power-saving mode.
[0030] Imnormalem Betriebsmodus überträgt der Oszillator 203 einOszillatortaktsignal CLK1 an den Taktimpulsgenerator 205 unddas Mehrfacheinschalt-Modul 210. Entsprechend dem OszillatortaktsignalCLK1 überträgt der Taktimpulsgenerator 205 einBetriebstaktsignal CLK2 an das Mehrfacheinschalt-Modul 210.Das Mehrfacheinschalt-Modul 210 überträgt ein digitales TaktsignalDCLK an die digitale Schaltung 221, basierend auf einemdigitalen Stromsignal V1, das von der Stromsteuerschaltung 201 bereitgestelltwird. Die digitale Schaltung 201 arbeitet entsprechenddem digitalen Taktsignal DCLK. In dieser Ausführungsform kann das Mehrfacheinschalt-Modul 210 konstruiertwerden, indem ein Multiplexer 212 und ein AND Gatter miteinanderverbunden werden. Der Multiplexer 212 wählt entweder das OszillatortaktsignalCLK1 oder das Betriebstaktsignal CLK2, um entsprechend einem externausgelösten Wähl-SEL-Signalein Ausgangstaksignal CLK3 an das AND Gatter 214 zu erzeugen.Das AND-Gatter 214 gibt ein digitales Taktsignal DCLK andie digitale Schaltung 221 aus, je nachdem ob das digitale StromsignalV1 von der Stromsteuerschaltung 201 aktiviert ist odernicht.In normal operating mode, the oscillator transmits 203 an oscillator clock signal CLK1 to the clock pulse generator 205 and the multi-power module 210 , In accordance with the oscillator clock signal CLK1, the clock pulse generator transmits 205 an operation clock signal CLK2 to the multiple-power-on module 210 , The multiple power-on module 210 transmits a digital clock signal DCLK to the digital circuit 221 based on a digital current signal V1 supplied by the current control circuit 201 provided. The digital circuit 201 operates in accordance with the digital clock signal DCLK. In this embodiment, the multiple turn-on module 210 be constructed by a multiplexer 212 and an AND gate are connected together. The multiplexer 212 selects either the oscillator clock signal CLK1 or the operation clock signal CLK2 to apply an output clock signal CLK3 to the AND gate in accordance with an externally-triggered select SEL signal 214 to create. The AND gate 214 outputs a digital clock signal DCLK to the digital circuit 221 depending on whether the digital current signal V1 from the current control circuit 201 is activated or not.
[0031] Indieser Ausführungsformwählt,wenn die elektronische Vorrichtung in einem Strom sparenden Moduseintritt, so wie ein Bereitschafts- oder ein Schlafmodus, der Multiplexer 212 dasOszillatortaktsignal CLK1, das von dem Oszillator 203 erzeugt wird,um ein anderes Oszillatortaktsignal CLK3 zu erzeugen. In der Zwischenzeitaktiviert die Stromsteuerschaltung 201 das TaktstromsignalV2, um den Taktimpulsgenerator 205 abzuschalten, so dassdie Erzeugung des Betriebstaktsignals CLK2 angehalten wird. Danachaktiviert die Stromsteuerschaltung 201 das digitale StromsignalV1, um das AND-Gatter zu deaktivieren, und die Ausgangs irgendeinesdigitalen Taktsignals DCLK zu verhindern. Ohne die Bereitstellungeines digitalen Taktsignals DCLK wird der Strom zu der digitalenSchaltung 221 abgetrennt. In dem vorliegenden Zustand wird,wenn irgendeine Schaltung innerhalb der digitalen Schaltung 221 vorliegt, dieohne Taktsignal so wie das Auffrischen von dynamischem Speichernicht arbeiten kann, die Schaltung abgetrennt und in der Reserveschaltung 207 erhalten (offensichtlichkönnensolche Schaltungen kopiert werden, was aber zu Schaltungsverdopplungführt). DieReserveschaltung 207 fährtdamit fort, normal zu arbeiten, indem das Oszillatortaktsignal CLK1von dem Oszillator 203 empfangen wird (daher darf der Oszillator 203 nichtabgeschaltet werden). Zusätzlich kannder Chip-Wahlanschluss CS eines Flash ROMs 223 deaktiviertwerden, wenn die Stromsteuerschaltung 201 das digitaleStromsignal V1 aktiviert, so dass der Strom zu dem Flash ROM 223 ebensoabgeschnitten wird.In this embodiment, when the electronic device enters a power saving mode, such as a standby or a sleep mode, the multiplexer selects 212 the oscillator clock signal CLK1, that of the oscillator 203 is generated to generate another oscillator clock signal CLK3. In the meantime, the power control circuit activates 201 the clock current signal V2 to the clock pulse generator 205 to turn off, so that the generation of the operation clock signal CLK2 is stopped. Thereafter, the power control circuit activates 201 the digital current signal V1 to disable the AND gate and prevent the output of any digital clock signal DCLK. Without the provision of a digital clock signal DCLK, the current becomes the digital circuit 221 separated. In the present state, if any circuit within the digital circuit 221 present, which can not work without a clock signal as the refreshing of dynamic memory, the circuit disconnected and in the reserve circuit 207 Obviously (such circuits can be copied, but this leads to circuit duplication). The reserve circuit 207 continues to operate normally by applying the oscillator clock signal CLK1 from the oscillator 203 is received (hence the oscillator 203 not be switched off). In addition, the chip select terminal CS of a flash ROM 223 be disabled when the power control circuit 201 the digital current signal V1 is activated so that the current to the flash ROM 223 is also cut off.
[0032] Weiterhin,wenn alle funktionalen bzw. funktionierenden Schaltungen innerhalbder digitalen Schaltung 221 in dem Strom sparenden Modusarbeiten können,kann die digitale Schaltung 221 vollständig abgeschaltet werden. Indiesem Fall kann die Stromsteuerschaltung 201 das Oszillatorstromsignal V3aktivieren, um den Oszillator 203 abzuschalten, so dassdas Oszillatortaktsignal CLK1 nicht länger erzeugt wird. Weiterhin,wenn ein äußeres Ereignis, wiewenn jemand die Tastatur der elektronischen Vorrichtung betätigt odereine externe Vorrichtung einen Datenaustausch verlangt, empfängt dienicht-synchron gesteuerte Stromsteuerschaltung 201 einAufwachsignal. Danach signalisiert die Stromsteuerschaltung 201,den Oszillator 203 und den Taktimpulsgenerator 205 zureaktivieren, so dass die elektronische Vorrichtung zu normalemBetrieb zurückkehrt.Furthermore, if all the functional circuits within the digital circuit 221 can work in the power-saving mode, the digital circuit 221 be completely switched off. In this case, the power control circuit 201 activate the oscillator current signal V3 to the oscillator 203 to turn off, so that the oscillator clock signal CLK1 is no longer generated. Further, when an external event such as when someone operates the keyboard of the electronic device or an external device requests data exchange, the non-synchronously controlled power control circuit receives 201 a wake-up signal. Thereafter, the power control circuit signals 201 , the oscillator 203 and the clock pulse generator 205 to reactivate, so that the electronic device returns to normal operation.
[0033] Indieser Ausführungsformkann die Stromsteuerschaltung 201 ohne irgendein externesTaktsignal arbeiten. In dem Strom sparenden Modus ist nur das OszillatortaktsignalCLK1 erforderlich, auch wenn die Reserveschaltung 207 fortfahrenmuss, zu arbeiten. Das Oszillatortaktsignal CLK1 besitzt eine Betriebsfrequenz,die weitaus niedriger ist als das Betriebstaktsignal CLK2 und dasdigitale Taktsignal. DCLK. Daher verbraucht der Oszillator 203 sehrwenig Strom. Wenn die digitale Schaltung 221 vollständig abgeschaltetwerden kann, kann der Oszillator 230 aufhören, dasOszillatortaktsignal CLK1 zu erzeugen, so dass der Stromverbrauchnoch niedriger ist. Zusätzlichist der Strom, der durch den Flash ROM 223 innerhalb derelektronischen Vorrichtung verbraucht wird, beträchtlich. Wenn sich die elektronischeVorrichtung in dem Strom sparenden Modus befindet, können dasOszillatorstromsignal V3, das Taktstromsignal V2 oder das digitaleStromsignal V1 zu dem Flash ROM 223 geleitet werden, umden Speicher abzuschalten, um einige Stromenergie zu sparen. Indieser Ausführungsformverwendet die Stromsteuerschaltung 201 die gleichen Artenvon Signalen zum Steuern des Oszillators 203 oder des Taktimpulssignals 205,um den Flash ROM 223 abzuschalten. Da es keine Notwendigkeitgibt, einen anderen Satz von Schaltungen zu entwickeln, sind die Kostenniedrig, eine solche Strom sparende Schaltung zu implementieren.Maßgeblicherweiseist das Konzept hinter dieser Ausführungsform weder auf FlashROM, noch das Eingabesignal auf den Chip-Wahlanschluss eines Speichersbeschränkt.In this embodiment, the power control circuit 201 work without any external clock signal. In the power-saving mode, only the oscillator clock signal CLK1 is required, even if the backup circuit 207 must continue to work. The oscillator clock signal CLK1 has an operating frequency that is much lower than the operating clock signal CLK2 and the digital clock signal. DCLK. Therefore, the oscillator consumes 203 very little power. If the digital circuit 221 can be completely turned off, the oscillator 230 stop generating the oscillator clock signal CLK1, so that the power consumption is even lower. In addition, the electricity flowing through the flash ROM 223 is consumed within the electronic device, considerably. When the electronic device is in the power-saving mode, the oscillator current signal V3, the clock current signal V2, or the digital current signal V1 may be supplied to the flash ROM 223 be routed to turn off the memory to save some electricity. In this embodiment, the Current control circuit 201 the same types of signals to control the oscillator 203 or the clock pulse signal 205 to the flash ROM 223 off. Since there is no need to develop a different set of circuits, the cost is low to implement such a power saving circuit. Significantly, the concept behind this embodiment is not limited to flash ROM nor the input signal to the chip select terminal of a memory.
[0034] Indieser Ausführungsformwird der Strom zu dem Flash ROM 223 abgeschaltet, indemdas digitale Stromsignal V1 aktiviert wird, um den Chip-WählanschlussCS zu deaktivieren. Jedoch ist dies nicht die einzig mögliche Auslegung.Eine Schaltung, die das Taktstromsignal V2 oder das OszillatorstromsignalV3 verwendet, um den Strom zu dem Flash ROM 223 abzuschalten,ist ebenso möglich.Jeder, der mit Schaltungsauslegung vertraut ist, kann die erforderlichenAnpassungen ausführen,um in jedem Fall den gegebenen Bedingungen angepasst zu sein.In this embodiment, the current becomes the flash ROM 223 turned off by the digital current signal V1 is activated to disable the chip select terminal CS. However, this is not the only possible interpretation. A circuit which uses the clock current signal V2 or the oscillator current signal V3 to supply the current to the flash ROM 223 it is also possible to switch off. Anyone familiar with circuit design can make the necessary adjustments to suit the given conditions in each case.
[0035] 3A istein Flussdiagramm, das die Vorgangsschritte zum Energie sparen ineiner elektronischen Vorrichtung gemäß einer bevorzugten Ausführungsformder vorliegende Erfindung zeigt. 3A FIG. 10 is a flowchart showing the process steps for energy saving in an electronic device according to a preferred embodiment of the present invention. FIG.
[0036] 6A istein Diagramm, das verschiedene Taktsignale einer Strom sparendenSteuerschaltung innerhalb einer Compact Disc-Vorrichtung gemäß der bevorzugtenAusführungsformder vorliegenden Erfindung zeigt. 6A Fig. 10 is a diagram showing various clock signals of a power-saving control circuit within a compact disc device according to the preferred embodiment of the present invention.
[0037] Gemäß der vorstehendgenannten Ausführungsformist die vorliegende Erfindung in der Lage, ein Verfahren zum Verringerndes Stromverbrauchs einer elektronischen Vorrichtung so wie einerCompact Disc-Vorrichtung bereitzustellen, wie in 3A und 6A gezeigt.Zuerst wird in Schritt S301 das Wahlsignal SEL zur Zeit T1 aktiviert,um das digitale Taktsignal DCLK zu erzeugen, unter Verwendung desOszillatortaktsignals CLK1. Im Schritt S303 wird das TaktstromsignalV2 zur Zeit T2 aktiviert, um die Erzeugung des BetriebstaktsignalsCLK2 anzuhalten. Im Schritt S305 wird das digitale Stromsignal V1 zurZeit T3 aktiviert, um die Erzeugung des digitalen Taktsignals DCLKanzuhalten. Danach befindet sich die elektronische Vorrichtung ineinem Strom sparenden Modus. Im Schritt S307 tritt ein äußeres Ereignis zurZeit T4 auf, das digitale Stromsignal V1 wird zur Zeit T4 deaktiviert,das Taktstromsignal V2 wird zur Zeit T5 deaktiviert und schließlich wirddas Wahlsignal SEL zur Zeit T6 deaktiviert, so dass die elektronischeVorrichtung zu normalem Betrieb zurückkehrt. Es sollte bemerktwerden, dass ein Signal stabilisiert sein kann (bei einem festenWert oder bei einem Nullwert stabilisiert), bevor das nächste Signalein- oder ausgeschaltet werden kann (insbesondere beim Einschaltenvon Signalen), um Effekte instabiler Signale zu verhindern. Zusätzlich kannein TaktrücksetzsignalRSTCKG zusammen mit dem Taktstromsignal V2 aktiviert werden, sodass das Betriebstaktsignal CLK2 gleichzeitig zurückgesetztwird.According to the above-mentioned embodiment, the present invention is capable of providing a method for reducing the power consumption of an electronic device such as a compact disc device, as in 3A and 6A shown. First, in step S301, the selection signal SEL is activated at time T1 to generate the digital clock signal DCLK using the oscillator clock signal CLK1. In step S303, the clock current signal V2 is activated at time T2 to stop generation of the operation clock signal CLK2. In step S305, the digital current signal V1 is activated at time T3 to stop generation of the digital clock signal DCLK. Thereafter, the electronic device is in a power-saving mode. In step S307, an external event occurs at time T4, the digital power signal V1 is deactivated at time T4, the clock current signal V2 is deactivated at time T5, and finally the select signal SEL is deactivated at time T6 so that the electronic device returns to normal operation , It should be noted that a signal may be stabilized (stabilized at a fixed value or stabilized at a zero value) before the next signal can be turned on or off (particularly when powering on signals) to prevent effects of unstable signals. In addition, a clock reset signal RSTCKG may be activated together with the clock current signal V2, so that the operation clock signal CLK2 is simultaneously reset.
[0038] 3B istein Flussdiagramm, das ergänzendeSchritte zum Einsparen von Energie in einer elektronischen Vorrichtunggemäß einerbevorzugten Ausführungsformder vorliegenden Erfindung zeigt. Wie in den 2, 3B und 6A gezeigt,wird, wenn das digitale Stromsignal in Schritt S311 aktiviert wird,eine Bewertung vorgenommen, um zu bestimmen, ob es irgendwelcheSchaltungen gibt (zum Beispiel Dynamischen Random Access Memory),die für dennormalen Betrieb das digitale Taktsignal DCLK benötigen (Daten-Auffrisch-Vorgang). 3B FIG. 10 is a flowchart showing supplemental steps for saving energy in an electronic device according to a preferred embodiment of the present invention. As in the 2 . 3B and 6A As shown, when the digital current signal is asserted in step S311, an evaluation is made to determine if there are any circuits (eg, dynamic random access memory) that require the digital clock signal DCLK for normal operation (data refresh -Process).
[0039] Wennes eine Schaltung gibt, die das digitale Taktsignal DCLK benötigt, wirdder Schritt S311 ausgeführt,so dass die Reserveschaltung 207 damit fortfährt, dasOszillatortaktsignal CLK1 zu empfangen, und führt Funktionen innerhalb derdigitalen Schaltung 221 aus, die Taktsignal benötigen. Wennkeine Schaltung vorhanden ist, die das digitale Taktsignal DCLKerfordert, wird der Schritt S315 ausgeführt, um das OszillatorstromsignalV3 zu aktivieren und die Erzeugung des Oszillatortaktsignals CLK1anzuhalten. Weiterhin kann der Schritt S317 ausgeführt werden, wenndas digitale Stromsignal V1 aktiviert wird, so dass das digitaleStromsignal V1, das Taktstromsignal V2 und/oder das OszillatorstromsignalV3 an den Flash ROM 223 übertragen werden und seinen Stromabschalten.If there is a circuit that needs the digital clock signal DCLK, step S311 is executed, so that the spare circuit 207 continues to receive the oscillator clock signal CLK1 and performs functions within the digital circuit 221 off, which need clock signal. If there is no circuit requiring the digital clock signal DCLK, step S315 is executed to activate the oscillator current signal V3 and stop the generation of the oscillator clock signal CLK1. Further, step S317 may be executed when the digital power signal V1 is activated so that the digital power signal V1, the clock power signal V2 and / or the oscillator power signal V3 are applied to the flash ROM 223 be transferred and turn off its power.
[0040] 3C istein Flussdiagramm, das die Schritte zum Zurückführen einer elektronischen Vorrichtungin einem Strom sparenden Modus in einen normalen Betriebsmodus gemäß einerbevorzugten Ausführungsformder vorliegenden Erfindung zeigt. 6A istein Diagramm, das verschiedene Taktsignale einer alternativen Stromsparenden Steuerschaltung innerhalb einer Compact Disc-Vorrichtung gemäß einerbevorzugten Ausführungsformder vorliegenden Erfindung zeigt. Wie in 2, 3C und 6B gezeigt,nimmt, wenn ein äußeres Ereignis zurZeit T6 auftritt, das die elektronische Vorrichtung aufruft, ausdem Strom sparenden Modus in den normalen Betriebsmodus zurückzukehren,die Stromsteuerschaltung 201 das Aufwachsignal auf. Danach wirdder Schritt S321 ausgeführt,um das Oszillatorstromsignal V3 zu deaktivieren und das OszillatortaktsignalCLK1 erneut zu erzeugen bzw. wiederherzustellen. Nachdem das OszillatortaktsignalCLK1 stabilisiert ist, wird der Schritt S323 ausgeführt, um dasTaktstromsignal V2 zur Zeit T7 zu deaktivieren und das BetriebstaktsignalCLK2 entsprechend dem Oszillatortaktsignal CLK1 erneut zu erzeugen.In dieser Ausführungsformkann das Taktrücksetzsignal RSTCKGzur gleichen Zeit deaktiviert werden, um das BetriebstaktsignalCLK2 erneut zu erzeugen. Nachdem das Betriebstaktsignal CLK2 stabilisiertist, wird der Schritt S325 ausgeführt, um das digitale StromsignalV1 zur Zeit T8 zu deaktivieren, so dass das digitale TaktsignalDCLK entsprechend dem Betriebstaktsignal CLK2 erzeugt wird. Schließlich wird inSchritt S327 der Strom zu dem Flash Rom 223 zurückgeführt. 3C FIG. 10 is a flowchart showing the steps for returning an electronic device in a power-saving mode to a normal operating mode according to a preferred embodiment of the present invention. FIG. 6A Figure 4 is a diagram showing various clock signals of an alternative power-saving control circuit within a compact disc device according to a preferred embodiment of the present invention. As in 2 . 3C and 6B When an external event occurs at time T6, which causes the electronic device to return from the power-saving mode to the normal operation mode, the power control circuit is assumed to be on 201 the wake up signal. Thereafter, the step S321 is executed to deactivate the oscillator current signal V3 and to regenerate the oscillator clock signal CLK1. After the oscillator clock signal CLK1 is stabilized, step S323 is executed to deactivate the clock current signal V2 at time T7 and to regenerate the operation clock signal CLK2 in accordance with the oscillator clock signal CLK1. In this embodiment, the clock reset signal RSTCKG may be deactivated at the same time to regenerate the operating clock signal CLK2. After the operation clock signal CLK2 is stabilized, the step S325 is executed to deactivate the digital power signal V1 at the time T8 so that the digital clock signal DCLK corresponding to the operation clock signal CLK2 is generated. Finally, in step S327, the stream becomes the flash ROM 223 recycled.
[0041] 3D istein Flussdiagramm, das alternative Schritte zum Zurückführen einerelektronischen Vorrichtung in einem Strom sparenden Modus in einennormalen Betriebsmodus gemäß einerbevorzugten Ausführungsformder vorliegenden Erfindung zeigt. Wie in 2, 3D und 6A gezeigtwird, wenn ein äußeres Ereignisauftritt zur Zeit T4, die digitale Steuerschaltung 201 auf ähnlicheWeise ein Aufwachsignal empfangen. Wenn jedoch das OszillatorstromsignalV3 der elektronischen Vorrichtung nicht aktiviert worden ist, wirdder Schritt S331 aufgeführt,um das digitale Stromsignal V1 zur Zeit T4 zu deaktivieren, so dassdas digitale Taktsignal CLK3 entsprechend dem OszillatortaktsignalCLK1 erzeugt wird. Nachdem das digitale Taktsignal CLK3 stabilisiertworden ist, wird der Schritt S333 ausgeführt, um das TaktstromsignalV2 zur Zeit T5 auszuführenund das Betriebstaktsignal CLK2 zu erzeugen. Auf ähnlicheWeise kann das TaktrücksetzsignalRSTCKG zur gleichen Zeit deaktiviert werden. Nachdem das BetriebstaktsignalCLK2 stabilisiert worden ist, wird der Schritt S335 ausgeführt, umdas Wahlsignal SEL zu deaktivieren und das Betriebstaktsignal CLK2zu verwenden, um das digitale Taktsignal CLK3 zu erzeugen. Nachfolgendkehrt die digitale Schaltung 221 zu einem normalen Betriebzurück. 3D FIG. 10 is a flowchart showing alternative steps for returning an electronic device in a power-saving mode to a normal operating mode in accordance with a preferred embodiment of the present invention. FIG. As in 2 . 3D and 6A when an external event occurs at time T4, the digital control circuit is shown 201 Similarly, receive a wake-up signal. However, if the oscillator current signal V3 of the electronic device has not been activated, step S331 is performed to deactivate the digital current signal V1 at time T4 so that the digital clock signal CLK3 corresponding to the oscillator clock signal CLK1 is generated. After the digital clock signal CLK3 has been stabilized, the step S333 is executed to execute the clock current signal V2 at the time T5 and to generate the operation clock signal CLK2. Similarly, the clock reset signal RSTCKG may be disabled at the same time. After the operation clock signal CLK2 has been stabilized, the step S335 is executed to deactivate the selection signal SEL and to use the operation clock signal CLK2 to generate the digital clock signal CLK3. Subsequently, the digital circuit returns 221 back to normal operation.
[0042] 4A istein Blockdiagramm einer Strom sparenden Steuerschaltung einer elektronischen Vorrichtunggemäß eineranderen bevorzugten Ausführungsformder vorliegenden Erfindung zeigt. Wie in 4A gezeigt überträgt ein Oszillator(OSC) 401 ein Oszillatortaktsignal CLK1 an einen Frequenzteiler 405,einen Multiplexer 407 und einen Taktimpulsgenerator 403.Der Frequenzteiler 405 überträgt ein frequenzgeteiltesTaktsignal CLK3 an den Multiplexer entsprechend dem OszillatortaktsignalCLK1. Der Taktimpulsgenerator 403 überträgt ein Betriebstaktsignal CLK2an den Multiplexer 407 entsprechend dem OszillatortaktsignalCLK1. Der Multiplexer 407 verwendet entweder das BetriebstaktsignalCLK2 oder das frequenzgeteilte Taktsignal CLK3, um ein digitalesTaktsignal DCLK zum Übertragenan eine digitale Schaltung 409 zu erzeugen. Die digitaleSchaltung 409 ist ebenso mit einem Flash ROM 411 gekoppelt. 4A Fig. 10 is a block diagram of a power-saving control circuit of an electronic device according to another preferred embodiment of the present invention. As in 4A shown transmits an oscillator (OSC) 401 an oscillator clock signal CLK1 to a frequency divider 405 , a multiplexer 407 and a clock pulse generator 403 , The frequency divider 405 transmits a frequency-divided clock signal CLK3 to the multiplexer in accordance with the oscillator clock signal CLK1. The clock pulse generator 403 transmits an operating clock signal CLK2 to the multiplexer 407 in accordance with the oscillator clock signal CLK1. The multiplexer 407 uses either the operating clock signal CLK2 or the frequency-divided clock signal CLK3 to provide a digital clock signal DCLK for transmission to a digital circuit 409 to create. The digital circuit 409 is also with a flash ROM 411 coupled.
[0043] DerStrom sparende Modus der elektronischen Vorrichtung, die in 4A gezeigtist, umfasst einen Bereitschaftsmodus und einen Schlafmodus. Wenndie elektronische Vorrichtung in einen Bereitschaftsmoduseintritt,löst einWahlsignal SEL den Multiplexer 407 aus, um das digitaleTaktsignal DCLK unter Verwendung des Oszillatortaktsignals CLK1zu erzeugen. Weiterhin kann in dem Bereitschaftsmodus der Multiplexer 407 (oderdie digitale Schaltung 409) ein Signal übertragen, um den Strom zudem Taktimpulsgenerator 403 abzuschalten. Alternativ kannder Multiplexer 407 (oder die digitale Schaltung 409)ein Signal übertragen,um den Strom zu dem Flash ROM 411 abzuschalten (selbstverständlich kannes ebenso irgendein anderer Speicher sein, der gemäß einemexternen Signal abgeschaltet werden), der mit der digitalen Schaltung 409 verbundenist.The power saving mode of electronic device used in 4A shown includes a standby mode and a sleep mode. When the electronic device enters a standby mode, a selection signal SEL releases the multiplexer 407 to generate the digital clock signal DCLK using the oscillator clock signal CLK1. Furthermore, in the standby mode, the multiplexer 407 (or the digital circuit 409 ) transmit a signal to supply the current to the clock pulse generator 403 off. Alternatively, the multiplexer 407 (or the digital circuit 409 ) transmit a signal to the current to the flash ROM 411 switch off (of course, it may also be any other memory, which are turned off in accordance with an external signal) connected to the digital circuit 409 connected is.
[0044] 4B istein Blockdiagramm eines Mikroprogramm-Moduls gemäß einer anderen bevorzugtenAusführungsformder vorliegenden Erfindung. Wie in 4B gezeigtstellt diese Ausführungsform ebensoein Mikroprogramm-Modul 420 bereit, um den Flash ROM 411 abzuschalten.Weiterhin könnte dasMikroprogramm-Modul 420 in der digitalen Schaltung 409 eingeschlossensein (wie in 4A gezeigt), oder dem Multiplexer 407 (nichtgezeigt) oder an anderer Stelle. Das Mikroprogramm-Modul 420 kannzum Beispiel eine 8051 Einzelchip-Mikroprogramm-Steuerungseinheit 421 umfassen.Wenn die elektronische Vorrichtung in einen Bereitschaftsmodus eintritt,kann die Mikroprogramm-Steuerungseinheit 421 ein Speicher-Leerlauf- bzw. Ruhe-Signal IDLEbasierend auf einem Mikroprogramm-Einheits-Taktsignal, sowie dasdigitale Taktsignal DCLK an den Flash ROM 411 übertragen,so dass der Strom zu dem Flash ROM 411 abgeschaltet wird.In der Zwischenzeit wird das Speicher-Leerlauf-Signal IDLE ebensoan einen Eingangsanschluss eines AND-Gatters 422 übertragen,nach dem Durchgang durch einen Inverter 41. Der andereEingangsanschluss des AND-Gatters 422 nimmt das digitale TaktsignalDCLK auf. Gemäß dem Speicher-Leerlauf-SignalIDLE bestimmt das AND-Gatter 422, ob ein Steuersignal V4aktiviert ist, um den Strom zu der Mikroprogramm-Modul-Steuereinheit 421 abzuschalten.Ein Hauptaspekt der Mikroprogramm-Steuereinheit 421 ist,dass das Speicher-Leerlauf-Signal IDLE durch ein UnterbrechungssignalINT deaktiviert wird, wenn die Mikroprogramm-Steuereinheit 421 abgeschaltetwird. Wenn das Speicher-Leerlauf-Signal IDLEeinmal deaktiviert ist, wird der Strom zu sowohl der Mikroprogramm-Modul-Steuereinheit 421 als auchzu dem Flash ROM 411 wieder eingeschaltet. Mit anderenWorten wird ein Unterbrechungssignal INT, das durch ein äußeres Ereignisausgelöstwird, den Strom zu dem Flash ROM 411 zurückführen. 4B Fig. 10 is a block diagram of a microprogram module according to another preferred embodiment of the present invention. As in 4B As shown, this embodiment also provides a microprogram module 420 ready to use the flash ROM 411 off. Furthermore, the microprogram module could 420 in the digital circuit 409 be included (as in 4A shown), or the multiplexer 407 (not shown) or elsewhere. The microprogram module 420 For example, an 8051 single-chip microprogram control unit 421 include. When the electronic device enters a standby mode, the microprogram control unit may 421 a memory idle signal IDLE based on a microprogram unit clock signal, and the digital clock signal DCLK to the flash ROM 411 transmit, so that the power to the flash ROM 411 is switched off. In the meantime, the memory idle signal IDLE also becomes an input terminal of an AND gate 422 transferred, after passing through an inverter 41 , The other input terminal of the AND gate 422 picks up the digital clock signal DCLK. In accordance with the memory idle signal IDLE, the AND gate determines 422 whether a control signal V4 is activated to supply the current to the microprogram module control unit 421 off. A main aspect of the microprogram control unit 421 in that the memory idle signal IDLE is deactivated by an interrupt signal INT when the microprogram control unit 421 is switched off. Once the memory idle signal IDLE is deactivated, the power goes to both the microprogram module control unit 421 as well as to the flash ROM 411 switched back on. In other words, an interrupt signal INT, which is triggered by an external event, becomes the current to the flash ROM 411 traced.
[0045] Wenndie elektronische Vorrichtung in einen Schlafmodus eintritt, löst das WahlsignalSEL den Multiplexer 407 in 4A aus,um das digitale Taktsignal DCLK unter Verwendung des frequenzgeteiltenTaktsignals CLK3 von dem Frequenzteiler 403 zu erzeugen.Danach wird der Taktimpulsgenerator 403 abgeschaltet. Dasfrequenzgeteilte Signal CLK3 besitzt eine Frequenz, die erhaltenwird, indem das die Frequenz des Oszillatortaktsignals CLK1 durcheine positive ganze Zahl N geteilt wird. Zusätzlich kann die digitale Schaltung 409 (oderder Multiplexer 407) einen ähnlichen Mechanismus wie dasvorstehend genannte Mikroprogramm-Modul 420 zum Abschalten des Stromszu dem Flash ROM 411 besitzen.When the electronic device enters a sleep mode, the selection signal SEL releases the multiplexer 407 in 4A from to the digital clock signal DCLK using the frequency-divided clock signal CLK3 from the frequency divider 403 to create. Thereafter, the clock pulse generator 403 off. The frequency-divided signal CLK3 has a frequency obtained by the frequency Frequency of the oscillator clock signal CLK1 is divided by a positive integer N. In addition, the digital circuit 409 (or the multiplexer 407 ) has a mechanism similar to the aforementioned microprogram module 420 for turning off the power to the flash ROM 411 have.
[0046] Indieser Ausführungsformist es nicht von Bedeutung, ob sich die elektronische Vorrichtungin dem Bereitschaftsmodus oder dem Schlafmodus befindet, die Frequenzdes digitalen Taktsignals DCLK, das durch die digitale Schaltung 409 empfangen wird,ist vergleichsweise niedrig. Wenn die elektronische Vorrichtungin dem Strom sparenden Modus arbeitet, kann der Strom zu dem FlashROM 411 ebenso wie bei der vorigen Ausführungsform abgeschaltet werden.Daher ist der Stromverbrauch der elektronischen Vorrichtung in demStrom sparenden Modus gemäß der vorliegendenErfindung recht gering.In this embodiment, it does not matter whether the electronic device is in the standby mode or the sleep mode, the frequency of the digital clock signal DCLK passing through the digital circuit 409 is received is comparatively low. When the electronic device is operating in the power-saving mode, the power to the flash ROM 411 shut down as in the previous embodiment. Therefore, the power consumption of the electronic device in the power-saving mode according to the present invention is quite small.
[0047] 5A istein Flussdiagramm, das die Schritte zum Sparen von Energie in einerelektronischen Vorrichtung gemäß eineranderen bevorzugten Ausführungsformder vorliegenden Erfindung zeigt. 6C istein Diagramm, das verschiedene Taktsignale einer Strom sparendenSteuerschaltung innerhalb einer Compact Disc-Vorrichtung gemäß eineralternativen Ausführungsformder vorliegenden Erfindung zeigt. Wie in 4A, 5A und 6C gezeigt,wird der Schritt S510 ausgeführt,um das Oszillatortaktsignal CLK1 durch N zu teilen, um das frequenzgeteilteTaktsignal CLK3 zu erzeugen, wobei N eine positive Zahl ist. Danachwird entsprechend dem Zustand der elektronischen Vorrichtung derSchritt S520 ausgeführt,um entweder das Oszillatortaktsignal CLK1 oder das frequenzgeteilteTaktsignal CLK3 zu wählen,um das digitale Taktsignal DCLK zu erzeugen. Wenn ein äußeres Ereignisin Schritt S530 auftritt, wenn die elektronische Vorrichtung dervorliegenden Erfindung sich in dem Bereitschaftsmodus oder dem Schlafmodusbefindet, wird die elektronische Vorrichtung in den normalen Betriebsmoduszurückgeführt. Weiterhinkann das Strom sparende Verfahren das Auslösen eines Speicher-Leerlauf-SignalsIDLE zur Zeit T3 in 6C umfassen, um den Strom zudem Flash ROM 411 abzuschalten. 5A FIG. 10 is a flowchart showing the steps for saving energy in an electronic device according to another preferred embodiment of the present invention. 6C Figure 13 is a diagram showing various clock signals of a power-saving control circuit within a compact disc device according to an alternative embodiment of the present invention. As in 4A . 5A and 6C 5, step S510 is executed to divide the oscillator clock signal CLK1 by N to generate the frequency-divided clock signal CLK3, where N is a positive number. Thereafter, according to the state of the electronic device, step S520 is executed to select either the oscillator clock signal CLK1 or the frequency-divided clock signal CLK3 to generate the digital clock signal DCLK. When an external event occurs in step S530 when the electronic device of the present invention is in the standby mode or the sleep mode, the electronic device is returned to the normal operation mode. Furthermore, the power saving method may trigger a memory idle signal IDLE at time T3 in FIG 6C include the current to the flash ROM 411 off.
[0048] Wiein 4A und 5A gezeigtwird, wenn die elektronische Vorrichtung sich in Schritt S520 indem Bereitschaftsmodus befindet, der Schritt S522 ausgeführt, umdas digitale Taktsignal DCLK zu erzeugen unter Verwendung des OszillatortaktsignalsCLK1. Danach wird der Schritt S524 ausgeführt, um die Erzeugung des BetriebstaktsignalsCLK2 anzuhalten.As in 4A and 5A is shown, when the electronic device is in the standby mode in step S520, step S522 is executed to generate the digital clock signal DCLK using the oscillator clock signal CLK1. Thereafter, the step S524 is executed to stop generation of the operation clock signal CLK2.
[0049] Wiein 5A und 6C gezeigtwird, wenn die elektronische Vorrichtung sich in dem Schlafmodusbefindet, der Schritt S526 ausgeführt, um das Wahlsignal SELzur Zeit T1 zu aktivieren, so dass das frequenzgeteilte TaktsignalCLK3 verwendet wird, um das digitale Taktsignal DCLK zu erzeugen.Danach wird der Schritt S528 ausgeführt, um das TaktstromsignalPDCKG zu aktivieren und das Taktrücksetzsignal RSTCKG zur ZeitT2, um die Erzeugung des Betriebstaktimpuls CLK2 anzuhalten.As in 5A and 6C is shown, when the electronic device is in the sleep mode, the step S526 is executed to activate the selection signal SEL at the time T1, so that the frequency-divided clock signal CLK3 is used to generate the digital clock signal DCLK. Thereafter, step S528 is executed to activate the clock current signal PDCKG and the clock reset signal RSTCKG at time T2 to stop generation of the operation clock pulse CLK2.
[0050] 5B istein Flussdiagramm, das die Schritte zum Zurückführen einer elektronischen Vorrichtungin einem Strom sparenden Modus in einen normalen Betriebsmodus gemäß eineranderen bevorzugten Ausführungsformder vorliegenden Erfindung zeigt. Wie in 5B und 6C gezeigtwird, wenn ein äußeres Ereignisauftritt, wenn die elektronische Vorrichtung sich in dem Bereitschaftsmodus oderdem Schlafmodus befindet, ein Unterbrechungssignal INT zur ZeitT4 erzeugt. Das Unterbrechungssignal INT dbaktiviert das Speicher-Leerlauf-SignalIDLE und führtden Strom zu dem Flash ROM in Schritt S541 zurück. Danach werden in SchrittS543 das Taktstromsignal PDCKJ und das Taktrücksetzsignal RSTCKG zur ZeitT5 deaktiviert, so dass das Betriebstaktsignal CLK2 gemäß dem OszillatortaktsignalCLK1 wiederhergestellt wird. Nachdem das Betriebstaktsignal CLK2stabilisiert worden ist, wird das Wahlsignal SEL zur Zeit T6 in SchrittS545 deaktiviert, um das digitale Taktsignal DCLK unter Verwendungdes Betriebstaktsignals CLK2 zu erzeugen, so dass die digitale Schaltung 409 zunormalem Betrieb zurückkehrt. 5B FIG. 10 is a flowchart showing the steps for returning an electronic device in a power-saving mode to a normal operation mode according to another preferred embodiment of the present invention. FIG. As in 5B and 6C when an external event occurs when the electronic device is in the standby mode or the sleep mode, an interrupt signal INT is generated at time T4. The interrupt signal INT db activates the memory idle signal IDLE and returns the current to the flash ROM in step S541. Thereafter, in step S543, the clock current signal PDCKJ and the clock reset signal RSTCKG are deactivated at time T5, so that the operation clock signal CLK2 is restored in accordance with the oscillator clock signal CLK1. After the operation clock signal CLK2 has been stabilized, the selection signal SEL is deactivated at time T6 in step S545 to generate the digital clock signal DCLK using the operation clock signal CLK2, so that the digital circuit 409 returns to normal operation.
[0051] Eswird den Fachleuten ersichtlich sein, dass verschiedene Abänderungenund Variationen an der Struktur der vorliegenden Erfindung ausgeführt werdenkönnen,ohne den Schutzumfang oder das Wesen der Erfindung zu verlassen.In Anbetracht des Vorhergehenden ist beabsichtigt, dass die vorliegendeErfindung Abänderungenund Variationen dieser Erfindung abdeckt, vorausgesetzt, sie fallenunter den Schutzumfang der folgenden Ansprüche und deren Entsprechungen.Itwill be apparent to the experts that various amendmentsand variations on the structure of the present inventioncan,without departing from the scope or spirit of the invention.In view of the foregoing, it is intended that the presentInvention modificationsand variations of this invention provided they fallwithin the scope of the following claims and their equivalents.

权利要求:
Claims (20)
[1]
Strom sparende Steuerschaltung einer elektronischenVorrichtung mit einer digitalen Schaltung, wobei die Strom sparendeSteuerschaltung umfasst: eine Stromsteuerschaltung zum Erzeugeneines Oszillator-Stromsignals, eines Takt-Stromsignals und eines digitalen Stromsignals; einenOszillator zum Erzeugen eines Oszillator-Taktsignals, wobei derOszillator gemäß dem Oszillator-Stromsignalarbeitet oder abschaltet; einen Taktimpulsgenerator zum Erzeugeneines Betriebs-Taktsignals gemäß dem Oszillator-Taktsignal, wobeider Taktimpulsgenerator gemäß dem Takt-Stromsignalarbeitet oder abschaltet; und ein Mehrfacheinschalt-Modul zum Übermittelneines digitalen Taktsignals an die digitale Schaltung gemäß dem digitalenStromsignal, wobei das Mehrfacheinschalt-Modul das digitale Taktsignal gemäß einem Wählsignalund basierend auf einem der folgenden erzeugt: dem Betriebs-Taktsignalund dem Oszillator-Taktsignal.A power-saving control circuit of an electronic device having a digital circuit, the power-saving control circuit comprising: a power control circuit for generating an oscillator current signal, a clock current signal and a digital current signal; an oscillator for generating an oscillator clock signal, wherein the oscillator operates or shuts down according to the oscillator current signal; a clock pulse generator for generating an operation clock signal according to the oscillator clock signal, the clock pulse generator operating or shutting down according to the clock current signal; and a multiple-power-on module for communicating a digital clock signal to the digital circuit according to the digital power signal, wherein the multiple switching module generates the digital clock signal according to a selection signal and based on one of the following: the operation clock signal and the oscillator clock signal.
[2]
Strom sparende Steuerschaltung gemäß Anspruch1, wobei die elektronische Vorrichtung weiterhin einen Speicherumfasst, der gemäß mindesteneinem der folgenden arbeitet oder abschaltet: dem Oszillator-Stromsignal,dem Takt-Stromsignal und dem digitalen Stromsignal, und wobei derSpeicher einen Flash-ROM umfasst.Power saving control circuit according to claim1, wherein the electronic device further comprises a memoryincludes, according to at leastone of the following works or shuts off: the oscillator current signal,the clock current signal and the digital current signal, and wherein theMemory includes a flash ROM.
[3]
Strom sparende Steuerschaltung gemäß Anspruch1, wobei das Mehrfacheinschalt-Modulweiter umfasst: einen Multiplexer zum Empfangen des Oszillator-Stromsignalsund des Betriebs-Taktsignals,und zum Erzeugen eines Ausgangs-Taktsignals gemäß einem der folgenden: demWählsignal,um entweder das Oszillator-Taktsignal zu verwenden und dem Betriebs-Taktsignal;und ein NAND-Gatter mit einem Eingangsanschluss, der eingerichtetist, das Ausgangs-Taktsignalzu empfangen, einem zweiten Eingangsanschluss, der eingerichtetist, ein invertiertes digitales Stromsignal zu empfangen, und einemAusgangsanschluss zum Ausgeben des digitalen Taktsignals.Power saving control circuit according to claim1, wherein the multi-power-up modulefurther comprises:a multiplexer for receiving the oscillator current signaland the operating clock signal,and for generating an output clock signal according to one of the following:selection signal,to use either the oscillator clock signal and the operating clock signal;anda NAND gate with an input terminal that is set upis, the output clock signalto receive a second input port, which is set upis to receive an inverted digital power signal, and aOutput terminal for outputting the digital clock signal.
[4]
Strom sparende Steuerschaltung gemäß Anspruch1, wobei die elektronische Vorrichtung weiter eine unabhängige Reserveschaltungumfasst, die ursprünglichzu der digitalen Schaltung gehört,und fortfährtzu arbeiten, auch wenn andere Abschnitte der digitalen Schaltungnicht arbeiten, weiterhin arbeitet die Reserveschaltung durch Empfangendes Oszillator-Taktsignals.Power saving control circuit according to claim1, wherein the electronic device further comprises an independent backup circuitincludes, originallybelongs to the digital circuit,and continueto work, even if other sections of the digital circuitnot working, the reserve circuit continues to operate by receivingof the oscillator clock signal.
[5]
Strom sparende Steuerschaltung gemäß Anspruch4, wobei der Strom zu dem Oszillator abgeschaltet wird, nachdemdie elektronische Vorrichtung in den Strom sparenden Modus eintrittund wenn sowohl die Taktsignale an die digitale Schaltung als auchdie Reserveschaltung zum Ausführenverschiedener Funktionen nicht längerbenötigtwerden.Power saving control circuit according to claim4, wherein the current to the oscillator is turned off afterthe electronic device enters the power-saving modeand if both the clock signals to the digital circuit as wellthe reserve circuit to executedifferent functions no longerneededbecome.
[6]
Strom sparende Steuerschaltung einer elektronischenVorrichtung mit einer digitalen Schaltung, wobei die Strom sparendeSteuerschaltung umfasst: einen Oszillator zum Erzeugen einesOszillator-Taktsignals; einen Taktimpulsgenerator zum Erzeugeneines Betriebs-Taktsignals gemäß dem Oszillator-Taktsignal; einenFrequenzteiler zum Empfangen des Oszillator-Taktsignals und zumTeilen der Frequenz des Oszillator-Taktsignals durch N, um ein frequenzgeteiltes Taktsignalzu erzeugen, wobei N eine positive Zahl ist; und einen Multiplexer,der eines aus: dem Oszillator-Taktsignal, dem Betriebs-Taktsignalund dem frequenzgeteilten Taktsignal gemäß einem Wahlsignal verwendet,um ein digitales Taktsignal zu erzeugen und das digitale Taktsignalzu einer digitalen Schaltung zu übermitteln.Power-saving control circuit of an electronicDevice with a digital circuit, being the power-savingControl circuit includes:an oscillator for generating aOscillator clock signal;a clock pulse generator for generatingan operation clock signal according to the oscillator clock signal;oneFrequency divider for receiving the oscillator clock signal and theDividing the frequency of the oscillator clock signal by N by a frequency divided clock signalto generate, where N is a positive number; anda multiplexer,one of: the oscillator clock signal, the operating clock signaland the frequency-divided clock signal according to a selection signal,to generate a digital clock signal and the digital clock signalto transmit to a digital circuit.
[7]
Strom sparende Steuerschaltung gemäß Anspruch6, wobei die elektronische Vorrichtung weiterhin einen Speicherumfasst.Power saving control circuit according to claim6, wherein the electronic device further comprises a memoryincludes.
[8]
Strom sparende Steuerschaltung gemäß Anspruch7, wobei die elektronische Vorrichtung weiterhin ein Mikroprogramm-Modulumfasst, zum Erzeugen eines Speicher-Ruhesignals, wenn die elektronischeVorrichtung in einen Strom sparenden Modus eintritt, wobei weiterhindas Mikroprogramm-Modul den Betrieb oder das Abschalten des Speichersgemäß dem digitalenTaktsignal und dem Speicher-Ruhesignalsteuert, und das Mikroprogramm-Modul eine Mikroprogramm-Steuereinheit inKombination mit entweder einem Multiplexer oder einer digitalen Schaltungumfasst.Power saving control circuit according to claim7, wherein the electronic device further comprises a microprogram modulecomprises, for generating a memory quiescent signal when the electronicDevice enters a power-saving mode, wherein continuethe microprogram module operating or turning off the memoryaccording to the digitalClock signal and the memory idle signalcontrols, and the microprogram module in a microprogram control unitCombination with either a multiplexer or a digital circuitincludes.
[9]
Strom sparende Steuerschaltung gemäß Anspruch8, wobei der Strom sparende Modus aus einem Bereitschaftsmodus odereinem Schlafmodus ausgewähltwerden kann.Power saving control circuit according to claim8, where the power-saving mode from a standby mode ora sleep mode selectedcan be.
[10]
Strom sparende Steuerschaltung gemäß Anspruch9, wobei der Multiplexer mindestens die folgenden Funktionen ausführt: Verwendendes Betriebs-Taktsignals, um das digitale Taktsignal zu erzeugen,wenn die elektronische Vorrichtung in einen normalen Betriebsmoduseintritt; Verwenden des Oszillator-Taktsignals, um das digitaleTaktsignal zu erzeugen, wenn die elektronische Vorrichtung in einenBereitschaftsmodus eintritt; und Verwenden des frequenzgeteiltenTaktsignals, um das digitale Taktsignal zu erzeugen, wenn die elektronischeVorrichtung in einen Schlafmodus eintritt.Power saving control circuit according to claim9, wherein the multiplexer performs at least the following functions:Usethe operating clock signal to generate the digital clock signal,when the electronic device is in a normal operating modeentry;Using the oscillator clock signal to digitalClock signal to generate when the electronic device in aStandby mode occurs; andUsing the frequency-dividedClock signal to generate the digital clock signal when the electronicDevice enters a sleep mode.
[11]
Strom sparendes Verfahren zum Verringern des Stromverbrauchseiner elektronischen Vorrichtung mit einer digitalen Schaltung darin,wobei die digitale Schaltung normalerweise durch ein digitales Taktsignalaktiviert wird, das aus einem Betriebs-Taktsignal abgeleitet wird, wobei dasVerfahren die Schritte umfasst: Aktivieren eines Takt-Stromsignals,um die Erzeugung des Betriebs-Taktsignals anzuhalten; Aktiviereneines digitalen Stromsignals, um die Erzeugung des digitalen Taktsignalsanzuhalten; Erneutes Verwenden des Betriebs-Taktsignals, um dasdigitale Taktsignal zu erzeugen, nachdem das Auftreten eines äußeren Ereignisseserfasst wird, so dass die digitale Schaltung zu dem normalen Betrieb zurückkehrt.Power-saving process to reduce power consumptionan electronic device with a digital circuit therein,the digital circuit is normally a digital clock signalis activated, which is derived from an operating clock signal, wherein theMethod comprising the steps:Activating a clock current signal,to stop the generation of the operating clock signal;Activatea digital current signal to the generation of the digital clock signalto stop;Reuse the operating clock to clear theto generate digital clock signal after the occurrence of an external eventis detected so that the digital circuit returns to normal operation.
[12]
Strom sparendes Verfahren gemäß Anspruch 11, wobei die elektronischeVorrichtung weiter einen Speicher umfasst, der abgeschaltet werdenkann, indem ein Signal, ausgewähltaus einer Gruppe bestehend aus dem Takt-Stromsignal und dem digitalen Stromsignal übermitteltwird, wobei der Speicher weiterhin ein Flash-ROM sein kann.The power saving method of claim 11, wherein the electronic device further comprises Memory, which can be turned off by a signal selected from a group consisting of the clock current signal and the digital current signal is transmitted, wherein the memory may further be a flash ROM.
[13]
Strom sparendes Verfahren gemäß Anspruch 11, wobei das Verfahrenweiterhin die Schritte umfasst: Verwenden eines Oszillator-Taktsignalsanstelle des Betriebs-Taktsignals, um das digitale Taktsignal zu erzeugenund die Erzeugung des Betriebs-Taktsignals anzuhalten, wobei dasBetriebs-Taktsignal eine Frequenz aufweist, die größer alsdie Frequenz des Oszillator-Taktsignals ist, und wobei die Erzeugung desOszillator-Taktsignals angehalten werden kann, indem ein Oszillator-Stromsignalaktiviert wird.The power saving method of claim 11, wherein the methodfurther includes the steps:Using an oscillator clock signalinstead of the operating clock signal to generate the digital clock signaland stop the generation of the operating clock signal, wherein theOperating clock signal has a frequency greater thanis the frequency of the oscillator clock signal, and wherein the generation of theOscillator clock signal can be stopped by an oscillator current signalis activated.
[14]
Strom sparendes Verfahren gemäß Anspruch 11, wobei das Verfahrenweiter die Schritte umfasst: Bilden einer Reserveschaltungdurch Sammeln aller der Schaltungen in der digitalen Schaltung,wobei die Reserveschaltung weiter arbeiten muss, auch nachdem die Übermittlungdes digitalen Taktsignals zu der digitalen Schaltung angehaltenwurde; und Umleiten des digitalen Taktsignals zu der Reserveschaltung, sodass die Reserveschaltung fortfährt,normal zu arbeiten, und Anhalten der Übermittlung des digitalen Taktsignals,um die digitale Schaltung abzuschalten.The power saving method of claim 11, wherein the methodfurther includes the steps:Forming a reserve circuitby collecting all the circuits in the digital circuit,the reserve circuit must continue to operate even after the transmissionof the digital clock signal to the digital circuithas been; and redirecting the digital clock signal to the backup circuit, sothat the reserve circuit continues,operating normally, and stopping the transmission of the digital clock signal,to turn off the digital circuit.
[15]
Strom sparendes Verfahren gemäß Anspruch 14, wobei die Schrittedes Zurückführens derelektronischen Vorrichtung zurückin einen normalen Betriebsmodus umfassen: Deaktivieren desdigitalen Stromsignals, um das digitale Taktsignal zu erzeugen; Deaktivierendes Takt-Stromsignals, um das Betriebs-Taktsignal zu erzeugen; und Wählen desBetriebs-Taktsignals, um das digitale Taktsignal zu erzeugen, sodass die digitale Schaltung normal arbeiten kann; wobei, wenndie elektronische Vorrichtung weiterhin einen Speicher umfasst,ebenso ein Signal übermitteltwird, um den Speicher in Reihe mit der Erzeugung des digitalen Taktsignalsund des Betriebssignals einzuschalten.The power-saving method of claim 14, wherein the stepsof returning theelectronic device backin a normal operating mode include:Disable thedigital current signal to generate the digital clock signal;Deactivatethe clock current signal to generate the operating clock signal; andSelect theOperating clock signal to generate the digital clock signal, sothat the digital circuit can operate normally;being, ifthe electronic device further comprises a memory,also transmitted a signalis going to put the memory in series with the generation of the digital clock signaland turn on the operating signal.
[16]
Strom sparendes Verfahren gemäß Anspruch 13, wobei die Schrittedes Zurückführens derelektronischen Vorrichtung zurückin einen normalen Betriebsmodus, nachdem die Erzeugung des Oszillator-Taktsignalsangehalten wurde, umfassen: Deaktivieren des Oszillator-Stromsignals,um das Oszillator-Taktsignal zu aktivieren; Deaktivieren desTakt-Stromsignals, um das Betriebs-Taktsignal zu erzeugen, gemäß dem Oszillator-Taktsignal;und Deaktivieren des digitalen Stromsignals und. Auswählen desBetriebstaktsignals, um das digitale Taktsignal zu erzeugen; wobei,wenn die elektronische Vorrichtung weiterhin einen Speicher umfasst,ebenso ein Signal übermitteltwird, um den Sppeicher in Reihe mit der Deaktivierung des Oszillator-Stromsignals, desTakt-Stromsignals und des digitalen Stromsignals einzuschalten.The power saving method according to claim 13, wherein the stepsof returning theelectronic device backin a normal operating mode after the generation of the oscillator clock signalstopped, include:Deactivating the oscillator current signal,to activate the oscillator clock signal;Disable theClock current signal to generate the operating clock signal according to the oscillator clock signal;andDisabling the digital power signal and. Select theOperating clock signal to generate the digital clock signal;in which,if the electronic device further comprises a memory,also transmitted a signalis in order to the memory in series with the deactivation of the oscillator current signal, theTurn on clock current signal and the digital power signal.
[17]
Strom sparendes Verfahren zum Verringern des Stromverbrauchseiner elektronischen Vorrichtung mit einer digitalen Schaltung darin,wobei die digitale Schaltung normalerweise durch ein digitales Taktsignalaktiviert wird, das aus einem Betriebs-Taktsignal abgeleitet wird, wobei dasVerfahren die Schritte umfasst: Teilen der Frequenz eines Oszillator-Taktsignals durcheine positive Zahl N, um ein frequenzgeteiltes Taktsignal zu erzeugen,wobei das Oszillator-Taktsignal eine Frequenz aufweist, die geringerist als die des Betriebs-Taktsignals; und Erzeugen des digitalenTaktsignals gemäß dem Zustandder elektronischen Vorrichtung und unter Verwendung eines der folgenden:des Oszillator-Taktsignals und des frequenzgeteilten Taktsignals,wobei das Oszillator-Taktsignal gewählt wird, wenn die elektronischeVorrichtung in einen Bereitschaftsmodus eintritt, und das frequenzgeteilteTaktsignal gewähltwird, wenn die elektronische Vorrichtung in einen Schlafmodus eintritt.Power-saving process to reduce power consumptionan electronic device with a digital circuit therein,the digital circuit is normally a digital clock signalis activated, which is derived from an operating clock signal, wherein theMethod comprising the steps:Dividing the frequency of an oscillator clock signala positive number N to produce a frequency divided clock signal,wherein the oscillator clock signal has a frequency that is loweris as the operating clock signal; andGenerating the digitalClock signal according to the statethe electronic device and using one of the following:the oscillator clock signal and the frequency-divided clock signal,wherein the oscillator clock signal is selected when the electronicDevice enters a standby mode, and the frequency-dividedClock signal selectedwhen the electronic device enters a sleep mode.
[18]
Strom sparendes Verfahren gemäß Anspruch 17, wobei die elektronischeVorrichtung weiter das Erzeugen eines Speicher-Ruhesignals gemäß dem digitalenTaktsignal umfasst, um den Speicher abzuschalten, wobei der Speicherein Flash-ROM sein kann.Power saving method according to claim 17, wherein the electronicDevice further generating a memory quiescent signal according to the digitalClock signal includes to turn off the memory, the memorya flash ROM can be.
[19]
Strom sparendes Verfahren gemäß Anspruch 17, wobei das Verfahrenweiter das Anhalten der Erzeugung des Betriebs-Taktsignals umfasst,nachdem die elektronische Vorrichtung in einen der folgenden eingetretenist: einen Bereitschaftsmodus und einen Schlafmodus.The power saving method of claim 17, wherein the methodfurther comprises stopping the generation of the operating clock signal,after the electronic device has entered one of the followingis: a standby mode and a sleep mode.
[20]
Strom sparendes Verfahren gemäß Anspruch 17, wobei die Schrittedes Zurückführens derelektronischen Vorrichtung zurückzu einem normalen Betriebsmodus, nachdem ein äußeres Ereignis erfasst wurde,umfassen: wenn sich die elektronische Vorrichtung in dem Bereitschaftsmodusbefindet, umfassend: Neustarten der Erzeugung des Betriebstaktimpulsesgemäß dem Oszillator-Taktsignal; und Wählen desBetriebs-Taktsignals, um das digitale Taktsignal erneut zu erzeugen,so dass die digitale Schaltung normal arbeiten kann; wobei,wenn die elektronische Vorrichtung weiterhin einen Speicher umfasst,ebenso ein Signal übermitteltwird, um den Speicher in Reihe mit der Erzeugung des Betriebs-Taktsignalsund des digitalen Taktsignals einzuschalten; und wenn sichdie elektronische Vorrichtung in dem Schlafmodus befindet, umfassend:erneutes Erzeugen des Oszillator-Taktsignals; erneutes Erzeugendes Betriebstaktsignals gemäß dem Oszillator-Taktsignal;und Wählendes Betriebstaktsignals, um das digitale Taktsignal erneut zu erzeugen,so dass die digitale Schaltung normal arbeiten kann; wobei,wenn die elektronische Vorrichtung weiterhin einen Speicher umfasst,ebenso ein Signal übermitteltwird, um den Speicher in Reihe mit der Erzeugung des Oszillator-Taktsignals,des Betriebs-Taktsignals und des digitalen Taktsignals einzuschalten.The power-saving method of claim 17, wherein the steps of returning the electronic device back to a normal operating mode after an external event has been detected include: when the electronic device is in the standby mode, comprising: restarting generation of the operating clock pulse according to the oscillator clock signal; and selecting the operating clock signal to re-generate the digital clock signal so that the digital circuit can operate normally; wherein, when the electronic device further comprises a memory, a signal is also transmitted to turn on the memory in series with the generation of the operating clock signal and the digital clock signal; and when the electronic device is in the sleep mode, comprising: re-generating the oscillator clock signal; regenerating the operating clock signal according to the oscillator clock signal; and selecting the operating clock signal to re-generate the digital clock signal so that the digital circuit can operate normally; wherein, when the electronic device further comprises a memory, a signal is also communicated to turn on the memory in series with the generation of the oscillator clock signal, the operating clock signal and the digital clock signal.

类似技术:

---

公开号 | 公开日 | 专利标题

---

US8710820B2|2014-04-29|Switched capacitor hold-up scheme for constant boost output voltage

---

CN100451914C|2009-01-14|锁相环迅速加电方法和装置

---

US5787294A|1998-07-28|System for reducing the power consumption of a computer system and method therefor

---

DE60117166T2|2006-08-03|PERFORMANCE MANAGEMENT CONVERSIONS WITHOUT AGP TRANSACTION INTERFERENCE

---

DE4129614C2|2002-03-21|System and method for data processing

---

EP2294683B1|2018-09-05|Schaltungsanordnung mit einem netzeingang und arbeitsverfahren zum ansteuern einer netzeingangsschaltung

---

JP2625633B2|1997-07-02|論理マクロの電力消費を減少する方法

---

DE60223207T2|2008-08-14|Power management and overcurrent detection for a fingerprint capture device

---

DE60215833T2|2007-06-28|MULTI-CHANNEL INTERFACE FOR COMMUNICATION BETWEEN FACILITIES

---

TWI269202B|2006-12-21|Computer having a multifunction power button and method for switching the power status of the computer

---

DE102005009086B4|2010-09-09|Method and system for fast frequency switching for a power choke in an integrated device

---

DE19833208C1|1999-10-28|Integrated circuit with a self-test device for performing a self-test of the integrated circuit

---

US5629608A|1997-05-13|Power regulation system for controlling voltage excursions

---

US6128746A|2000-10-03|Continuously powered mainstore for large memory subsystems

---

CN101622588B|2014-01-15|动态功耗降低

---

DE10243694B4|2007-06-06|Apparatus and method for controlling the power and clock speed of an electronic system

---

US6836437B2|2004-12-28|Method of reducing standby current during power down mode

---

DE4324855C1|1994-09-22|Charge pump

---

DE3724317C2|1991-08-14|

---

JP2004054945A|2004-02-19|マイクロプロセッサの電力消費と発熱の少なくとも一方の低減システム

---

DE102011016339B4|2017-03-16|Memory module and method for memory refreshment

---

DE60034788T2|2008-01-17|METHOD AND CIRCUIT FOR TIMELY ADJUSTING THE CONTROL SIGNALS IN A MEMORY BLOCK

---

DE102009030544B4|2017-02-23|Method for coordinated link power management on a computer platform, computer and computing system

---

EP0579369A1|1994-01-19|Zentralprozessoreinheit mit verminderter Leistungsaufnahme

---

US5406064A|1995-04-11|IC card and portable terminal

同族专利:

---

公开号 | 公开日

---

TWI236018B|2005-07-11|

---

US20050094514A1|2005-05-05|

---

TWI295757B|2008-04-11|

---

CN1542811A|2004-11-03|

---

US7454663B2|2008-11-18|

---

GB2407665A|2005-05-04|

---

CN1540464A|2004-10-27|

---

CN100452227C|2009-01-14|

---

US20050102577A1|2005-05-12|

---

GB0406506D0|2004-04-28|

---

CN1292326C|2006-12-27|

---

TW200515130A|2005-05-01|

---

TW200515391A|2005-05-01|

---

CN100446128C|2008-12-24|

---

TWI270867B|2007-01-11|

---

US7203855B2|2007-04-10|

---

KR100606330B1|2006-07-31|

---

US20050097377A1|2005-05-05|

---

US7327647B2|2008-02-05|

---

CN1547215A|2004-11-17|

---

CN1547210A|2004-11-17|

---

KR20050041853A|2005-05-04|

---

JP2005135368A|2005-05-26|

---

TWI302649B|2008-11-01|

---

TW200515414A|2005-05-01|

---

CN100470656C|2009-03-18|

---

TW200515118A|2005-05-01|

---

US20090040888A1|2009-02-12|

---

DE102004012487B4|2014-12-04|

---

GB2407665B|2005-12-21|

引用文献:

---

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

---

法律状态:
2005-06-16| OP8| Request for examination as to paragraph 44 patent law|

---

2011-09-20| R016| Response to examination communication|

---

2014-07-31| R016| Response to examination communication|

---

2014-09-23| R018| Grant decision by examination section/examining division|

---

2015-09-05| R020| Patent grant now final|

优先权:

---

申请号 | 申请日 | 专利标题

---